ADI 發(fā)布 SHARC 處理器白皮書

作者：Paul Wheeler，GP-DSP 部日本區(qū)域總監(jiān)。

    全球領(lǐng)先的高性能信號處理解決方案供應(yīng)商 Analog Devices, Inc. 較新發(fā)布 SHARC 處理器白皮書 -- SHARC 處理器的起源和演進(jìn)。具體內(nèi)容如下：

    1. 引言

    說到要求超高性能的前沿應(yīng)用，就不得不提起ADI公司的SHARC處理器。隨著更高動態(tài)范圍、更高性能和更低成本等市場壓力的與日俱增，各種應(yīng)用對浮點(diǎn)處理器的需求也在不斷增加。本文將介紹第一款SHARC處理器背后的歷史，并討論其架構(gòu)的創(chuàng)新，這使得這款處理器在18年的數(shù)字信號處理歷史中一直處于領(lǐng)先的地位。

    2．SHARC 處理器的歷史 -- 第一步

    “SHARC”是超級哈佛架構(gòu) (Super Harvard ARChitecture) 的縮寫，是 ADI 公司為他們的浮點(diǎn)處理器起的名字。SHARC 處理器在標(biāo)準(zhǔn)哈佛架構(gòu)基礎(chǔ)上作了改進(jìn)，不僅方便了PM (程序存儲器)總線上的數(shù)據(jù)傳送，并通過增加一個指令緩存優(yōu)化了基于緊密循環(huán)的計(jì)算過程的吞吐性能。改進(jìn)后的架構(gòu)能夠同時存取數(shù)據(jù)和系數(shù)，并同時從指令緩存執(zhí)行所選的指令，從而高效地實(shí)現(xiàn)了處理器的三總線操作模式。

    大家知道，SHARC 處理器較早起源于 ADSP-21020。這個浮點(diǎn)單指令單數(shù)據(jù) (SISD) DSP 實(shí)際上是一個不帶嵌入式存儲器或外設(shè)的獨(dú)立計(jì)算內(nèi)核。PM 和 DM（數(shù)據(jù)存儲器）存儲空間是通過連接到 SRAM 芯片的外部總線進(jìn)行訪問的，通過 JTAG 接口對處理器進(jìn)行編程和調(diào)試。

    ADSP-21020 可以在 33MHz 時鐘頻率下工作，執(zhí)行單周期指令。ADSP-21020 可以利用80位累加器完成32位或40位浮點(diǎn)和32位定點(diǎn)運(yùn)算，是 ADI 公司在1991年推向市場的突破性產(chǎn)品。這種內(nèi)核技術(shù)是 ADI 公司對浮點(diǎn)性能和創(chuàng)新做出承諾的起始點(diǎn)。    

ADSP-21020架構(gòu)

ADSP-21020評估系統(tǒng)：注意用于 PM 和 DM 空間的外部 DIP SRAM 組

集成與創(chuàng)新：SHARC 的誕生

    第一款真正的 SHARC 處理器是 ADSP-21060。ADI公司在ADSP-21020內(nèi)核產(chǎn)品的基礎(chǔ)上開發(fā)出了一個完全集成的處理器，其中包括了用于控制集成外設(shè)的 DMA 流量的片上SRAM和I/O處理器。

    ADSP-21060 浮點(diǎn)處理器是1994年進(jìn)入市場的，當(dāng)時被認(rèn)為是DSP性能和創(chuàng)新方面的頂尖水平。

    SHARC 內(nèi)核能夠在一個周期內(nèi)以高達(dá) 40MHz 的速度執(zhí)行計(jì)算，并且增加了 I/O 處理器，能夠在不增加任何內(nèi)核開銷的條件下，在外設(shè)和雙端口 4Mb SRAM 存儲器之間高速傳輸數(shù)據(jù)。

    為了進(jìn)一步提高較終用戶的系統(tǒng)性能和可擴(kuò)展性，ADI 設(shè)計(jì)團(tuán)隊(duì)著手創(chuàng)建允許多處理器系統(tǒng)能共享數(shù)據(jù)并且開銷很小的機(jī)制。在外部端口邏輯中增加了一個簇總線控制器，可以無縫地進(jìn)行處理器間的并行數(shù)據(jù)通信，每個簇較多可以有6個處理器。這種突破性技術(shù)允許系統(tǒng)架構(gòu)師以高達(dá) 240MBps 的帶寬從主處理器向指定從處理器的內(nèi)存直接傳送大量數(shù)據(jù)，或使用廣播模式向簇中的所有從器件直接發(fā)送數(shù)據(jù)。

    使用 ADI 的鏈路端口專利技術(shù)還能實(shí)現(xiàn)處理器間的高速通信。每個 ADSP-21060 集成了6個獨(dú)立的鏈路端口用于點(diǎn)到點(diǎn)通信，因此可以實(shí)現(xiàn)額外的 240MBps 的 I/O 帶寬。

第一代 SHARC ADSP-21062 評估平臺

    由于具有這種真正平衡的架構(gòu)和擴(kuò)展功能，SHARC 處理器被廣泛用于運(yùn)算強(qiáng)度大的應(yīng)用，如醫(yī)療成像、軍事雷達(dá)和電子游戲機(jī)。

    也許讓人不敢相信，具有這種功能的處理器在15年前就推向市場了，但讓許多人更加驚奇的是，這種處理器目前還在繼續(xù)為用戶所用！這是 SHARC 架構(gòu)性能的良好擴(kuò)展性以及 ADI 公司對質(zhì)量和用戶滿意做出承諾的較好證明。

    第二代 SHARC 處理器將處理性能提升到了新的層次，它將內(nèi)核架構(gòu)擴(kuò)展為單指令多數(shù)據(jù)(SIMD)系統(tǒng)，并將內(nèi)核時鐘頻率提高到 100MHz。ADSP-2116x 系列處理器保持了與 ADSP-2106x SISD 處理器的源代碼的完全兼容性，而且經(jīng)過少量代碼修改就能讓用戶發(fā)揮新增加的并行運(yùn)算單元(寄存器文件 + 乘法器 + ALU + 桶式移位器)的作用，與上一代 SHARC 相比可以將周期性能指標(biāo)提高一倍。

    為了在不降低周期性能的條件下方便到這個新增加的運(yùn)算單元的數(shù)據(jù)傳送，內(nèi)部的 PM 和 DM 數(shù)據(jù)總線寬度都增加到了64位，同時在ADSP-21161上集成了48位寬 100MHz SDRAM 控制器來增加 I/O 數(shù)據(jù)傳送帶寬，從而能夠?qū)崿F(xiàn)高達(dá) 600MBps 帶寬的數(shù)據(jù)傳送能力。

    就像上一代 SISD SHARC 一樣，第二代 SHARC 保留了支持簇總線系統(tǒng)架構(gòu)的多處理器無膠合連接，以及通過鏈路端口的點(diǎn)到點(diǎn)連接，使性能升級路線圖更加簡單清晰。

    就像上一代 SISD SHARC 一樣，第二代 SHARC 系列器件被醫(yī)療、工業(yè)和軍事應(yīng)用所廣泛采用，而且由于額外集成了支持時分復(fù)用 (TDM) 和 I2S 格式的串行端口 (SPORT)，專業(yè)音響和高端消費(fèi)/汽車音響設(shè)備很快地利用到了該處理器的浮點(diǎn)運(yùn)算提供的大動態(tài)范圍優(yōu)勢。

    第三代 SHARC 處理器開始跳出多處理器應(yīng)用空間，主動迎接新的挑戰(zhàn)。由于在音頻應(yīng)用中具有明顯的浮點(diǎn)處理優(yōu)勢，SHARC 技術(shù)開發(fā)的重點(diǎn)開始轉(zhuǎn)向以較低系統(tǒng)成本努力增加片上處理功能。

    以這個目標(biāo)開發(fā)并推向市場的第一批處理器是 ADSP-2126x 系列。就像 ADSP-2116x 一樣，ADSP-2126x 采用 SIMD 架構(gòu)使運(yùn)算性能較大化。除了將內(nèi)核性能翻倍達(dá)到200MHz外，ADSP-21266處理器還是 SHARC 系列中首個內(nèi)置片上掩膜 ROM 的產(chǎn)品。集成 4Mb ROM 降低了系統(tǒng)復(fù)雜性和成本，將曾經(jīng)給人們留下“高成本”印象的浮點(diǎn)型 DSP 推向了消費(fèi)類音頻領(lǐng)域。

第三代 SHARC 中引入的 DAI 能顯著減少引腳數(shù)量和降低成本的例子

    為了進(jìn)一步降低硬件系統(tǒng)設(shè)計(jì)的復(fù)雜性，ADI 公司開發(fā)出了名為“數(shù)字應(yīng)用接口”(DAI)的創(chuàng)新性外設(shè)。與以前的 SHARC 和同類競爭性產(chǎn)品將引腳功能固定下來不同，DAI 允許用戶將任何外設(shè)功能分配到他們想要的任意一個外部引腳。對于音頻系統(tǒng)來說，這意味著當(dāng)系統(tǒng)輸入輸出要求發(fā)生改變時，音頻時鐘域可以隨時通過軟件分配到引腳并路由到串行端口。這種靈活性可以顯著減少為了支持特殊系統(tǒng)規(guī)范所需的外部引腳數(shù)量，有助于硬件設(shè)計(jì)的簡化，幫助用戶進(jìn)一步降低成本。

     ADSP-2136x 繼承了 ADSP-2126x 節(jié)省成本的優(yōu)點(diǎn)，并增加了先進(jìn)的音頻信號鏈集成方法。內(nèi)核性能提高了60%以上，達(dá)到 333MHz，內(nèi)部 SRAM 可增加到 3Mb。另外還集成了許多針對音頻的外設(shè)，如高性能異步采樣率轉(zhuǎn)換器 (ASRC)、SPDIF 收發(fā)器和 DTCP 加密引擎，從而進(jìn)一步優(yōu)化了可編程性能和音頻系統(tǒng) BOM 成本，鞏固了 ADI 在音頻市場中的領(lǐng)導(dǎo)地位。在這一系列的高性能產(chǎn)品中還集成了工作頻率高達(dá) 166MHz 的32位 SDRAM 接口，以增加 I/O 帶寬，同時有利于數(shù)據(jù)密集應(yīng)用使用批量生產(chǎn)的存儲器。

    基于這種突破性的音頻系統(tǒng)集成和性價比領(lǐng)先優(yōu)勢，第三代 SHARC 系列不僅在專業(yè)音頻領(lǐng)域，而且在消費(fèi)音頻應(yīng)用(如家庭影院系統(tǒng)、AV 放大器)中得到了廣泛應(yīng)用，為新一代高清音頻標(biāo)準(zhǔn) (DTS Master Audio和Dolby Tru-HD) 推向市場發(fā)揮了重要作用。
 
第四代 SHARC 系列 -- ADSP-2146x

第四代 SHARC：ADSP-2146x 架構(gòu)框圖

    第三代SHARC 處理器在優(yōu)化性價比方面取得了成功，推動浮點(diǎn)處理器進(jìn)入了對成本敏感的消費(fèi)類應(yīng)用，而這類應(yīng)用曾被人們認(rèn)為是不可能使用昂貴的浮點(diǎn)處理器的。

    ADI 公司現(xiàn)在面臨著一個有意思的挑戰(zhàn)：如何進(jìn)一步改進(jìn)具備優(yōu)異性價比的浮點(diǎn)處理器？

    在定義第四代處理器時，產(chǎn)品開發(fā)團(tuán)隊(duì)注重的是核心價值，正是它們使得 SHARC 一直處于浮點(diǎn) DSP 技術(shù)的前沿：

    -- 市場領(lǐng)先性能
    -- 架構(gòu)平衡
    -- 性能可擴(kuò)展性
    -- 智能集成

    下面將詳細(xì)介紹上述每個關(guān)鍵的方面。

ADSP-2146x 性能增強(qiáng)

    在 ADSP-2136x 系列內(nèi)核改進(jìn)的基礎(chǔ)上，ADI 的 SHARC 開發(fā)團(tuán)隊(duì)制定了更高的性能目標(biāo)，并采用臺積電 (TSMC) 的 65nm 硅工藝?yán)^續(xù)優(yōu)化性能和成本平衡。通過仔細(xì)的工程設(shè)計(jì)和規(guī)劃，ADI 在2008年11月正式發(fā)布了ADSP-2146x 系列處理器，其內(nèi)核性能可達(dá) 450MHz，與較接近的競爭產(chǎn)品相比幾乎高出30%。然而，ADI 設(shè)計(jì)團(tuán)隊(duì)并不滿足于僅僅增強(qiáng)性能，開始尋求創(chuàng)新的方式來大幅度提高運(yùn)算性能，同時對功耗和成本的影響降至較小。

    許多工程師利用浮點(diǎn)處理器提供的寬動態(tài)范圍實(shí)現(xiàn)各種算法，如圖案檢測、數(shù)據(jù)壓縮/解壓縮、加密/解密和自適應(yīng)濾波。在其中的許多運(yùn)算密集型算法中，快速傅里葉變換 (FFT)、有限沖擊響應(yīng) (FIR) 濾波器和無限沖激響應(yīng) (IIR) 濾波器等一些基本的信號處理單元得到了廣泛使用，并作為大多數(shù)數(shù)字信號處理應(yīng)用的基礎(chǔ)。專注于這些內(nèi)核信號處理構(gòu)建模塊的 ADI 公司開始將這些功能集成進(jìn) 2146x DMA 架構(gòu)中，以便進(jìn)

相關(guān)閱讀:

• ...2011/11/28 14:38·一種ADI Blackfin處理器介紹
• ...2011/07/05 10:36·ADI集成模擬前端子系統(tǒng) ADAS1000 簡化診斷級 ECG 應(yīng)用設(shè)計(jì)
• ...2011/05/30 16:09·HD Radio? 技術(shù)的數(shù)據(jù)與音頻處理
• ...2009/09/27 14:46·ADI推出適合三匯VoIP電話和呼叫中心解決方案
• ...2009/06/29 09:55·中國儀控產(chǎn)業(yè)蘊(yùn)含巨大商機(jī)，ADI DSP助跑本土軍團(tuán)
• ...2009/04/23 14:45·ADI新款差分放大器在醫(yī)學(xué)成像、無線通信和儀器儀表中應(yīng)用