TMS320C6678 存儲(chǔ)器訪問性能（上）

2015年06月18日16:45:00 本網(wǎng)站我要評(píng)論(2)字號(hào)：T | T | T

關(guān)鍵字：3G

摘要

TMS320C6678 有8 個(gè)C66x 核，典型速度是1GHz，每個(gè)核有 32KB L1D SRAM，32KB L1P SRAM 和 512KB LL2 SRAM；所有 DSP 核共享 4MB SL2 SRAM。一個(gè) 64-bit 1333MTS DDR3 SDRAM 接口可以支持8GB 外部擴(kuò)展存儲(chǔ)器。

存儲(chǔ)器訪問性能對(duì) DSP 上運(yùn)行的軟件是非常關(guān)鍵的。在 C6678 DSP 上，所有的主模塊，包括多個(gè)DSP 核和多個(gè)DMA 都可以訪問所有的存儲(chǔ)器。

每個(gè)DSP 核每個(gè)時(shí)鐘周期都可以執(zhí)行較多128 bits 的load 或store 操作。在1GHz 的時(shí)鐘頻率下，DSP 核訪問L1D SRAM 的帶寬可以達(dá)到16GB/S。

DSP 的內(nèi)部總線交換網(wǎng)絡(luò)，TeraNet，提供了 C66x 核(包括其本地存儲(chǔ)器)，外部存儲(chǔ)器， EDMA 控制器，和片上外設(shè)之間的互連總共有 10 個(gè) EDMA 傳輸控制器可以被配置起來同時(shí)執(zhí)行任意存儲(chǔ)器之間的數(shù)據(jù)傳輸。

本文為設(shè)計(jì)人員提供存儲(chǔ)器訪問性能評(píng)估的基本信息；提供各種操作條件下的性能測(cè)試數(shù)據(jù)；還探討了影響存儲(chǔ)器訪問性能的一些因素。

1. 存儲(chǔ)器系統(tǒng)簡(jiǎn)介

TMS320C6678 有8 個(gè)C66x 核，每個(gè)核有:

·32KB L1D (Level 1 Data) SRAM，它和DSP 核運(yùn)行在相同的速度上，可以被用作普通的數(shù)據(jù)存儲(chǔ)器或數(shù)據(jù)cache。

·32KB L1P (Level 1 Program) SRAM，它和DSP 核運(yùn)行在相同的速度上，可以被用作普通的程序存儲(chǔ)器或程序cache。

·512KB LL2 (Local Level 2) SRAM，它的運(yùn)行速度是DSP 核的一半，可以被用作普通存儲(chǔ)器或cache，既可以存放數(shù)據(jù)也可以存放程序。

所有DSP 核共享4MB SL2 (Shared Level 2) SRAM，它的運(yùn)行速度是DSP 核的一半，既可以存放數(shù)據(jù)也可以存放程序。

TMS320C6678 集成一個(gè)64-bit 1333MTS DDR3 SDRAM 接口，可以支持8GB 外部擴(kuò)展存儲(chǔ)器，既可以存放數(shù)據(jù)也可以存放程序。它的總線寬度也可以被配置成32 bits 或16 bits。

存儲(chǔ)器訪問性能對(duì) DSP 上軟件運(yùn)行的效率是非常關(guān)鍵的。在 C6678 DSP 上，所有的主模塊，包括多個(gè)DSP 核和多個(gè)DMA 都可以訪問所有的存儲(chǔ)器。

每個(gè)DSP 核每個(gè)時(shí)鐘周期都可以執(zhí)行較多128 bits 的load 或store 操作。在1GHz 的時(shí)鐘頻率下，DSP 核訪問 L1D SRAM 的帶寬可以達(dá)到 16GB/S。當(dāng)訪問二級(jí)(L2)存儲(chǔ)器或外部存儲(chǔ)器時(shí)，訪問性能主要取決于訪問的方式和cache。

每個(gè) DSP 核有一個(gè)內(nèi)部 DMA (IDMA)，在 1GHz 的時(shí)鐘頻率下，它能支持高達(dá) 8GB/秒的傳輸。但I(xiàn)DMA 只能訪問L1 和LL2 以及配置寄存器，它不能訪問外部存儲(chǔ)器。

DSP 的內(nèi)部總線交換網(wǎng)絡(luò)，TeraNet，提供了 C66x 核 (包括其本地存儲(chǔ)器) ，外部存儲(chǔ)器， EDMA 控制器，和片上外設(shè)之間的互聯(lián)�？偣灿� 10 個(gè) EDMA 傳輸控制器可以被配置起來同時(shí)執(zhí)行任意存儲(chǔ)器之間的數(shù)據(jù)傳輸。芯片內(nèi)部有兩個(gè)主要的 TeraNet 模塊，一個(gè)用 128 bit 總線連接每個(gè)端點(diǎn)，速度是DSP 核頻率的1/3，理論上，在1GHz 的器件上每個(gè)端口支持 5.333GB/秒的帶寬；另一個(gè) TeraNet 內(nèi)部總線交換網(wǎng)絡(luò)用 256 bit 總線連接每個(gè)端點(diǎn)，速度是DSP 核頻率的1/2，理論上，在1GHz 的器件上每個(gè)端口支持16GB/秒的帶寬。

總共有10 個(gè)EDMA 傳輸控制器可以被配置起來同時(shí)執(zhí)行任意存儲(chǔ)器之間的數(shù)據(jù)傳輸。它們中的兩個(gè)連接到256-bit, 1/2 DSP 核速度的 TeraNet 內(nèi)部總線交換網(wǎng)絡(luò)；另外8 個(gè)連接到128-bit, 1/3 DSP 核速度的 TeraNet 內(nèi)部總線交換網(wǎng)絡(luò)。

登錄網(wǎng)站后可下載文件