国产精品久久久久影院嫩草,成熟丰满熟妇高潮xxxxx视频,国产sm调教视频在线观看,国产精品国产三级国产专播,国产精品久久久久久久久绿色

您好,歡迎光臨電子應(yīng)用網(wǎng)![登錄] [免費注冊] 返回首頁 | | 網(wǎng)站地圖 | 反饋 | 收藏
在應(yīng)用中實踐
在實踐中成長
  • 應(yīng)用
  • 專題
  • 產(chǎn)品
  • 新聞
  • 展會
  • 活動
  • 招聘
當前位置:中國電子應(yīng)用網(wǎng) > 技術(shù)應(yīng)用 > 正文

基于ClearNAND閃存的系統(tǒng)設(shè)計改進方案

2011年12月07日09:33:22 本網(wǎng)站 我要評論(2)字號:T | T | T
關(guān)鍵字:應(yīng)用 通信 可靠性 

  自問世以來,NAND閃存對ECC(糾錯碼)糾錯能力的要求越來越高。雖然這不是一個新問題,但是支持較新的多層單元(MLC)架構(gòu)和每單元存儲三位數(shù)據(jù)(three-bit-per-cell)技術(shù)所需的ECC糾錯能力讓系統(tǒng)人員越來越難以應(yīng)付。

  過去,ECC一直被用于提高NAND閃存子系統(tǒng)的整體數(shù)據(jù)可靠性。但是,隨著NAND單元不斷縮小,每個浮柵內(nèi)貯存的電子數(shù)量越來越少。因此,為彌補更小的存儲單元所產(chǎn)生的更高的位誤碼率,我們必須大幅提高ECC糾錯能力,以維持所需的系統(tǒng)可靠性。

  隨著系統(tǒng)對ECC糾錯要求不斷提高,實現(xiàn)ECC邏輯所需的邏輯門數(shù)量也在增加,同時系統(tǒng)復雜性也隨之提高。例如,24位ECC需要大約200,000個邏輯門,而40位ECC則需要大約300,000個邏輯門。據(jù)估計,將來先進的ECC算法可能需要近100萬個邏輯門(如圖1所示)。

  

  很多高性能閃存系統(tǒng)必須使用多通道NAND閃存才能實現(xiàn)理想的性能。在這些系統(tǒng)中,每個通道都有其自己的ECC邏輯。例如,一個10通道固態(tài)硬盤(SSD)需要實現(xiàn)10通道的ECC邏輯。假如10路通道中的每一路通道都需要60位ECC,那么僅ECC邏輯就需要300萬個邏輯門。

  NAND閃存接口選擇

  1.傳統(tǒng)NAND接口

  傳統(tǒng)的NAND閃存接口是一種異步通信接口,雖然近幾年這種接口的速度已提高到50MHz,但是其它特性并沒有太大的變化。

  幾年前,美光(Micron)與其它幾家富有遠見的公司共同成立了一家NAND閃存組織,旨在簡化業(yè)界存在的大量時序和指令標準。開放式NAND閃存接口(ONFI)聯(lián)盟發(fā)布了其第一版ONFI 1.0規(guī)范,與較初的規(guī)范相比,這個接口規(guī)范的較大特點是主處理器能夠通過電子方式識別所連接的閃存類型,以及其它重要的技術(shù)參數(shù),如時序模式、頁面大小、塊大小、ECC要求等。該特性被所有的ONFI標準繼承下來,并且一直是所有ONFI標準的重要內(nèi)容。

  同步NAND接口的開發(fā)是ONFI聯(lián)盟取得的另一個重要成就,這一接口規(guī)范又稱為ONFI 2。目前,ONFI 2.2規(guī)范通過一個DDR源同步接口支持高達每秒20000萬次傳輸(200MT/s)。通電后該接口可用于異步通信模式。但是,對于更高的性能而言,當從異步模式轉(zhuǎn)換到同步通信模式時,主處理器會提前詢問閃存設(shè)備是否支持更高速的同步通信接口。

  2.Direct NAND解決方案

  該方案實現(xiàn)通過將NAND閃存芯片直接連接到主處理器或SSD控制器來管理NAND閃存。ECC算法交由硬件處理,而軟件通常執(zhí)行所有的區(qū)塊管理和損耗均衡功能。初看起來該方案可能并不理想,但考慮到今天的嵌入式處理器典型運行速度達到數(shù)百兆赫茲,很多甚至超過千兆赫茲,這些高性能處理器能夠以更快的速度執(zhí)行區(qū)塊管理,并利用確定性多線程技術(shù)來提高閃存性能。此外,由于主處理器直接管理閃存設(shè)備,主處理器軟件可以做出實時決定,這有助于避免因意外斷電而造成的風險。

  如圖2所示,ONFI 2.2接口規(guī)范(200MT/s)較多可支持16個標準NAND閃存芯片,典型解決方案通常采用兩個8片NAND閃存封裝。標準8片100-BallBGA封裝含有兩條獨立的NAND總線(DQ[7:0]1和DQ[7:0]2),每條總線連接4片NAND閃存。閃存控制器通過兩個芯片使能信號控制每四片堆疊的裸片。典型設(shè)計是把兩條數(shù)據(jù)總線即DQ總線連接到一起,為每個封裝提供一條8位數(shù)據(jù)總線。較高配置由兩個內(nèi)置8片裸片的100-Ball BGA封裝組成。為選定一個特定的NAND裸片,每個標準100-Ball BGA封裝需要提供四個芯片使能(CE#)控制。因此,為支持這種配置,主處理器或SSD控制器需要提供8個芯片使能信號。

  

  3.ClearNAND解決方案

  圖3顯示了兩個不同的系統(tǒng)實現(xiàn):傳統(tǒng)的系統(tǒng)中主處理器或SSD控制器與NAND閃存直接相連;另一個系統(tǒng)則采用ClearNAND閃存芯片。兩種方案都采用相同的ONFI硬件接口和相似的100-Ball BGA封裝,不同之處是后者將一個薄型控制器與NAND閃存裸片整合在一個多芯片封裝(MCP)內(nèi)。ClearNAND 控制器用于實現(xiàn)MCP封裝中NAND閃存所需的ECC算法。由于采用相同的ONFI異步或同步接口,設(shè)計人員可以輕松地從標準NAND閃存升級到 ClearNAND閃存。

  美光公司的ClearNAND 閃存分為標準型和增強型兩個版本。標準型ClearNAND閃存主要用于消費電子設(shè)備,可實現(xiàn)所需的ECC功能,并提供便于閃存升級的傳統(tǒng)異步型ONFI總線。

  增強型ClearNAND閃存能夠管理ECC算法,并提供多個對于企業(yè)應(yīng)用頗具價值的關(guān)鍵功能。它還支持ONFI 2.2接口的異步和同步通信標準,可用存儲容量高達64GB。

  通過改善ECC算法,兩款ClearNAND閃存都能夠?qū)崿F(xiàn)下一代NAND閃存所需的ECC糾錯功能。這使得設(shè)計人員無需反復重新設(shè)計電路來支持制造商較新的NAND ECC要求。

  

  自問世以來,NAND閃存對ECC(糾錯碼)糾錯能力的要求越來越高。雖然這不是一個新問題,但是支持較新的多層單元(MLC)架構(gòu)和每單元存儲三位數(shù)據(jù)(three-bit-per-cell)技術(shù)所需的ECC糾錯能力讓系統(tǒng)人員越來越難以應(yīng)付。

  過去,ECC一直被用于提高NAND閃存子系統(tǒng)的整體數(shù)據(jù)可靠性。但是,隨著NAND單元不斷縮小,每個浮柵內(nèi)貯存的電子數(shù)量越來越少。因此,為彌補更小的存儲單元所產(chǎn)生的更高的位誤碼率,我們必須大幅提高ECC糾錯能力,以維持所需的系統(tǒng)可靠性。

  隨著系統(tǒng)對ECC糾錯要求不斷提高,實現(xiàn)ECC邏輯所需的邏輯門數(shù)量也在增加,同時系統(tǒng)復雜性也隨之提高。例如,24位ECC需要大約200,000個邏輯門,而40位ECC則需要大約300,000個邏輯門。據(jù)估計,將來先進的ECC算法可能需要近100萬個邏輯門(如圖1所示)。

  

  很多高性能閃存系統(tǒng)必須使用多通道NAND閃存才能實現(xiàn)理想的性能。在這些系統(tǒng)中,每個通道都有其自己的ECC邏輯。例如,一個10通道固態(tài)硬盤(SSD)需要實現(xiàn)10通道的ECC邏輯。假如10路通道中的每一路通道都需要60位ECC,那么僅ECC邏輯就需要300萬個邏輯門。

  NAND閃存接口選擇

  1.傳統(tǒng)NAND接口

  傳統(tǒng)的NAND閃存接口是一種異步通信接口,雖然近幾年這種接口的速度已提高到50MHz,但是其它特性并沒有太大的變化。

  幾年前,美光(Micron)與其它幾家富有遠見的公司共同成立了一家NAND閃存組織,旨在簡化業(yè)界存在的大量時序和指令標準。開放式NAND閃存接口(ONFI)聯(lián)盟發(fā)布了其第一版ONFI 1.0規(guī)范,與較初的規(guī)范相比,這個接口規(guī)范的較大特點是主處理器能夠通過電子方式識別所連接的閃存類型,以及其它重要的技術(shù)參數(shù),如時序模式、頁面大小、塊大小、ECC要求等。該特性被所有的ONFI標準繼承下來,并且一直是所有ONFI標準的重要內(nèi)容。

  同步NAND接口的開發(fā)是ONFI聯(lián)盟取得的另一個重要成就,這一接口規(guī)范又稱為ONFI 2。目前,ONFI 2.2規(guī)范通過一個DDR源同步接口支持高達每秒20000萬次傳輸(200MT/s)。通電后該接口可用于異步通信模式。但是,對于更高的性能而言,當從異步模式轉(zhuǎn)換到同步通信模式時,主處理器會提前詢問閃存設(shè)備是否支持更高速的同步通信接口。

  2.Direct NAND解決方案

  該方案實現(xiàn)通過將NAND閃存芯片直接連接到主處理器或SSD控制器來管理NAND閃存。ECC算法交由硬件處理,而軟件通常執(zhí)行所有的區(qū)塊管理和損耗均衡功能。初看起來該方案可能并不理想,但考慮到今天的嵌入式處理器典型運行速度達到數(shù)百兆赫茲,很多甚至超過千兆赫茲,這些高性能處理器能夠以更快的速度執(zhí)行區(qū)塊管理,并利用確定性多線程技術(shù)來提高閃存性能。此外,由于主處理器直接管理閃存設(shè)備,主處理器軟件可以做出實時決定,這有助于避免因意外斷電而造成的風險。

  如圖2所示,ONFI 2.2接口規(guī)范(200MT/s)較多可支持16個標準NAND閃存芯片,典型解決方案通常采用兩個8片NAND閃存封裝。標準8片100-BallBGA封裝含有兩條獨立的NAND總線(DQ[7:0]1和DQ[7:0]2),每條總線連接4片NAND閃存。閃存控制器通過兩個芯片使能信號控制每四片堆疊的裸片。典型設(shè)計是把兩條數(shù)據(jù)總線即DQ總線連接到一起,為每個封裝提供一條8位數(shù)據(jù)總線。較高配置由兩個內(nèi)置8片裸片的100-Ball BGA封裝組成。為選定一個特定的NAND裸片,每個標準100-Ball BGA封裝需要提供四個芯片使能(CE#)控制。因此,為支持這種配置,主處理器或SSD控制器需要提供8個芯片使能信號。

  

  3.ClearNAND解決方案

  圖3顯示了兩個不同的系統(tǒng)實現(xiàn):傳統(tǒng)的系統(tǒng)中主處理器或SSD控制器與NAND閃存直接相連;另一個系統(tǒng)則采用ClearNAND閃存芯片。兩種方案都采用相同的ONFI硬件接口和相似的100-Ball BGA封裝,不同之處是后者將一個薄型控制器與NAND閃存裸片整合在一個多芯片封裝(MCP)內(nèi)。ClearNAND 控制器用于實現(xiàn)MCP封裝中NAND閃存所需的ECC算法。由于采用相同的ONFI異步或同步接口,設(shè)計人員可以輕松地從標準NAND閃存升級到 ClearNAND閃存。

  美光公司的ClearNAND 閃存分為標準型和增強型兩個版本。標準型ClearNAND閃存主要用于消費電子設(shè)備,可實現(xiàn)所需的ECC功能,并提供便于閃存升級的傳統(tǒng)異步型ONFI總線。

  增強型ClearNAND閃存能夠管理ECC算法,并提供多個對于企業(yè)應(yīng)用頗具價

網(wǎng)友評論:已有2條評論 點擊查看
登錄 (請登錄發(fā)言,并遵守相關(guān)規(guī)定)
如果您對新聞頻道有任何意見或建議,請到交流平臺反饋。【反饋意見】
關(guān)于我們 | 聯(lián)系我們 | 本站動態(tài) | 廣告服務(wù) | 歡迎投稿 | 友情鏈接 | 法律聲明
Copyright (c) 2008-2025 01ea.com.All rights reserved.
電子應(yīng)用網(wǎng) 京ICP備12009123號-2 京公網(wǎng)安備110105003345號